雇用形態

正社員

職　　種

その他

業　　種

IT・通信・インターネット

仕事内容

■年間休日125日
■初年度年収550～1,000万円
■フレックスタイム制

OA・FA機器に搭載されるASIC、SOCのデジタル回路設計、検証をお任せします。お客様との仕様整合、CPUやIP（DDR、 PCIe、USB、SD、Ether）選定から始まり、社内のレイアウトチームにRTLリリースするまでの一連の作業を実施いただきます。

以下のいずれかの職務を実施いただきます。
※補助、メインはスキルに応じて相談して決めます。
・CPU－バス設計
・IP（PCIe、USB、SD、Ether）受入れとしての設計、検証
・顧客の要望に応じた回路設計、検証
・Chip全体の検証

【お任せしたいミッション】
・プロジェクトリーダ（5～20人／協力会社を含む）
・担当モジュールの責任者（規模・難易度により1～5人など変わります）
・上流設計起因でのリメイクの撲滅
・部員の上流設計スキルの底上げ
・上流設計の効率化と工数低減

【働き方】
・年間休日125日
・完全週休2日制（土日祝）
・完全フレックス制
・育児休業後の復職率100％
・男性の育休取得率100％（対象：配偶者が出産した男性社員）

勤務地

大阪市淀川区
▼Osaka Metro御堂筋線「新大阪」駅～徒歩3分
※敷地内喫煙可能場所あり
※転勤当面なし
※在宅勤務・リモートワーク相談可（在宅）
※オンライン面接可

給　　与

【年収】550～1,000万円
【月給】458,333～833,333円

■昇給：年1回
※想定年齢より若手の方の採用については、掲載年収を下回る可能性があります。

＜モデル年収＞
・年収600万円：30歳（一般職）※基本給＋賞与＋残業月20ｈ込み
・年収700万円：35歳（一般職）※基本給＋賞与＋残業月20ｈ込み
・年収900万円：40歳（課長）

勤務時間

9：00～18：00（休憩60分）
※残業月10～20ｈ程度

★フレックスタイム制
フレキシブルタイム（6：00～20：00）

休日 / 休暇

【年間休日125日】
完全週休2日制（土日祝）
夏季休暇
年末年始休暇
保存休暇
慶弔休暇
有給休暇（14～20日）
特別休暇
産前・産後休暇
育児休業（復帰率100%）
介護休業

待遇 / 福利厚生

各種社会保険完備
通勤手当（上限月5万円）※実費支給
寮社宅
退職金制度（前払退職金制度と確定拠出年金制度の選択制）
定年60歳
持株制度
財形貯蓄
リロクラブ加入（提携保養所利用可）
確定拠出年金制度

※在宅勤務は月間営業日数の40%未満を目安に、上司が業務上支障が無いと判断した場合に認められます。フル在宅勤務は不可です。

＜教育制度・資格補助＞
入社後は、先輩社員が業務指導します。

応募資格

～35歳まで（長期キャリア形成のため）
高卒以上

＜求める人物像＞
・5年以上のVerilog-RTL設計および検証の経験
・デジタル回路の仕様策定
・組み込みSW開発経験／知識

＜尚可＞
・SoC／大規模FPGA 設計経験
・高速インターフェイス設計またはIP使用経験（PCIe、USB、SD、Ether）

ご応募の流れ

下の「応募ボタン」より、
□お名前(フリガナ)
□生年月日
□電話番号
□メールアドレス
□備考欄に《 直近の職種（経験年数）》
を入力してお送りください。
担当者より折り返しご連絡させていただきます。